Pieņemsim, ka mums ir Altera FPGA projekts Quartus II izstrādes vidē. Veiksim programmatūras simulāciju: pielietojiet noteiktu signālu FPGA ieejām un redzēsim, kas notiks pie tā izejām. Lai to izdarītu, mēs izmantosim iebūvēto simulācijas viļņu formas redaktora rīku.
Nepieciešams
- - Personālais dators;
- - instalēta izstrādes vide Quartus II.
Instrukcijas
1. solis
Pirmkārt, sāksim Quartus II IDE un atvērsim nepieciešamo projektu. Tagad izveidosim jaunu failu. Nospiediet taustiņu kombināciju Ctrl + N vai izvēlnē File -> New…. Atvērtajā logā atlasiet faila tipu - Universitātes programma VWF.
2. solis
Tiek palaists simulācijas viļņu redaktora rīks. Uzreiz saglabāsim šo failu, joprojām tukšu, ar patvaļīgu nosaukumu projekta mapē: Ctrl + S (vai File -> Save). Es nosaukšu failu "data_test.vwf", jo Es ievadīšu datus FPGA tapā ar nosaukumu "DATA".
Tagad mums jāpievieno riepas projektam. Atveriet izvēlni Rediģēt -> Ievietot -> Ievietot mezglu vai kopni …. Tiks atvērts logs "Ievietot mezglu vai kopni", kurā mēs noklikšķināsim uz pogas Node Finder …, lai meklētu projektā pieejamos FPGA kopnes.
3. solis
Logā Mezglu meklētājs noklikšķiniet uz pogas Saraksts. Atrasto mezglu un projektu autobusu saraksts parādīsies loga kreisajā pusē. Lai atlasītu, pievienojiet tos labajā laukā, noklikšķinot uz atbilstošajām pogām. Vai pievienojiet visu uzreiz, noklikšķinot uz pogas ">>". Apstipriniet savu izvēli, noklikšķinot uz pogas "Labi". Logā Ievietot mezglu vai kopni noklikšķiniet arī uz Labi.
4. solis
Pulsa formas logā ir parādījušās izvēlēto tapu signāla līmeņa diagrammas. Turklāt ieejas signālu CLK un DATA līmenis joprojām ir vienāds ar loģisko nulli, un izejas līmenis nav definēts. Jums jānosaka to forma.
5. solis
Bet vispirms jums jāiestata laika parametri, kurus simulācijas viļņu redaktors izmantos simulācijas laikā. Izvēlnē Rediģēt -> Režģa lielums … iestatiet laika režģa darbību. Un izvēlnē Rediģēt -> Iestatīt beigu laiku … mēs norādīsim simulācijas ilgumu.
6. solis
Uzstādīsim pulksteņa impulsa parametrus. Kreisajā laukā atlasiet vajadzīgo signālu ar nosaukumu Name, noklikšķinot uz tā ar peles kreiso pogu. Tagad dodieties uz izvēlni: Rediģēt -> Vērtība -> Pārrakstīt pulksteni … Atvērtajā pulksteņa logā iestatiet pulksteņa impulsa periodu (Periods), fāzi (Offset) un darba ciklu (Duty cycle).
7. solis
Uzstādīsim viļņu formas datus. Atlasiet to un izvēlnē: Rediģēt -> Vērtība atlasiet atbilstošo veidu. Es izvēlēšos nejauši mainīgu signālu Random Values … un atvērtajā logā konfigurēšu tā parametrus.
Pēc tam saglabājiet signāla iestatījumus (Ctrl + S).
8. solis
Tagad jūs varat palaist funkcionālo simulāciju: Simulācija -> Palaist funkcionālo simulāciju vai noklikšķinot uz atbilstošās pogas izvēlnes joslā. Quartus simulēs un parādīs rezultātu jaunā simulācijas viļņu redaktora logā.
9. solis
Atvērtajā logā jūs varat redzēt aprēķinātos izejas signālus uz FPGA tapām, kas iegūti simulācijas rezultātā, kuru veicis simulācijas viļņu redaktors.
